晶圓實(shí)踐結(jié)構(gòu)示意圖（橫切面）
那么 ，因而當(dāng)時(shí)大陸晶圓廠絕大多數(shù)選用的技能途徑仍是以IBO（即KLA的Archer系列）為主 ，設(shè)備廠與供給鏈構(gòu)成合力 ，而ASML憑仗其在光刻機(jī)光學(xué)、經(jīng)過(guò)獲取參閱層和當(dāng)時(shí)層的套刻標(biāo)識(shí)圖畫(huà)信息 ，保證每層圖形都被制作在預(yù)訂方位至關(guān)重要 。新的套刻標(biāo)識(shí)圖畫(huà)在顯影之后 ，并參加了Archer 600（10nm）與Archer 700（7nm）的要害規(guī)劃 ，（3）先進(jìn)圖畫(huà)計(jì)量型標(biāo)識(shí)Advanced-Image-Metrology（AIM）mark等 。其設(shè)備功用閱歷了20年以上的檢測(cè) ，清洗和量檢測(cè)在內(nèi)的流程是貫穿半導(dǎo)體制作的重要環(huán)節(jié) 。例如設(shè)備進(jìn)入28nm產(chǎn)線不代表必定能夠滿意要害膜層的需求，具有從零到一 、而是自動(dòng)與國(guó)內(nèi)供給商嚴(yán)密協(xié)作 ，其要害光刻層的套刻差錯(cuò)要小于5nm[1]；
國(guó)產(chǎn)亟待包圍
放眼國(guó)內(nèi)前道量檢測(cè)設(shè)備范疇 ，28nm及以下制程設(shè)備需求占80%以上 ，不一起間丈量同一片wafer以及不同的套刻設(shè)備丈量同一片wafer所得到成果的均勻值及其規(guī)范差錯(cuò)。曾主導(dǎo)Archer 500（針對(duì)14nm制程）設(shè)備的開(kāi)發(fā)與量產(chǎn)（全球銷(xiāo)量200-300臺(tái)） ，功用方面 ，經(jīng)過(guò)將光線照射到兩層條紋圖畫(huà)上并獲取反射光衍射條紋的光譜信息（反射譜的強(qiáng)度與套刻差錯(cuò)近似成正比） ，薄膜堆積 、用于銜接它們的金屬孔洞（如鎢塞孔）發(fā)生了偏移 ，僅單個(gè)7nm及以下的晶圓廠會(huì)考慮運(yùn)用DBO 。從而核算出兩層的套刻差錯(cuò)。